计算机体系结构
硬件平台：
SWORD4.0
课程资料：
V1.0版下载：gitee 或 百度网盘
实验列表：
| 序号 | 实验名称 | 课时数 | 内容描述 |
|---|---|---|---|
| 1 | Lab1：单周期CPU设计 | 4课时 | 本实验在实验1基础上，全新设计单周期CPU，支持16条MIPS指令（add, sub, and, or, addi, andi, ori, sll, slr, slt, lw, sw, beq, j, jal, jr）。通过实验1和实验2这两个实验复习和承接计算机组成课程实验内容和结果。 |
| 2 | Lab2：简单流水线CPU设计 | 4课时 | 本实验内容为全新设计简单流水线CPU，并支持Stall。结合理论课程，在实验2的基础上，将单周期CPU改造成流水线CPU，通过检测竞争并插入停顿（Stall）机制解决结构竞争、数据竞争和控制竞争。 |
| 3 | Lab3：支持Forwarding的流水线CPU | 4课时 | 本实验内容为全新设计支持Forwarding的流水线CPU。结合理论内容，在实验3的基础上，增加Forwarding机制解决数据竞争，减少因数据竞争带来的流水线停顿延时，提高流水线处理器性能。 |
| 4 | Lab4：解决控制竞争的流水线CPU | 4课时 | 本实验内容为全新设计解决控制竞争的流水线CPU。结合理论内容，在实验4的基础上，通过predict-not-taken或延时转移策略解决控制竞争，减少控制竞争带来的流水线停顿延时，进一步提高处理器性能。 |
| 5 | Lab5：支持31条MIPS指令的流水线CPU | 4课时 | 本实验内容为全新设计支持31条MIPS指令的流水线CPU。在实验5基础上，支持31条MIPS指令，使处理器功能更加丰富。 |
| 6 | Lab6：支持中断的流水线CPU设计 | 4课时 | 本实验内容为流水线CPU新增了支持中断的设计。在实验6基础上，增加协处理器CP0，支持中断指令及中断相关机制。 |
| 7 | Lab7：多时钟周期访存的流水线CPU设计 | 4课时 | 本实验内容为流水线CPU新增了多时钟周期访存的设计。在实验7基础上，修改Memory访问机制为多个时钟周期访问时间，CP0增加CPU Tick计算功能，并测试实际循环指令执行效果，分析实际存储器对CPU性能的影响。 |
| 8 | Lab8：Cache Line设计 | 4课时 | 本实验内容为Cache Line设计。结合Cache的理论内容，设计Cache Line，并进行仿真验证。 |
| 总计 | 32课时 | ||
推荐教材：
参考教材：计算机体系结构：量化研究方法（第5版）
作者：（美）约翰L.亨尼斯（John L.Hennessy） 戴维A.帕特森（David A.Patterson）
ISBN：9787115297655
出版社：人民邮电出版社
